Lattice Semiconductor Corporation

iCE40 UltraPlus™ FPGA

Lattice Semiconductor 的 FPGA 具有增強型記憶體、數位訊號處理器 (DSP) 和系統整合，以及更低的成本和功耗

Lattice Semiconductor 的 iCE40 UltraPlus FPGA 的圖片Lattice 的 ICE40 UltraPlus 是目前全球最小的 FPGA，含整合式增強型記憶體和 DSP，可降低客戶的整體成本和功耗。此元件是分散式的處理解決方案，具有高達 1 Mbit 的整合式 SRAM 記憶體，可以採用緩衝感測器數據或儲存嵌入式的配置程式碼。iCE40 UltraPlus 整合彈性的 I/O、運算能力、硬體加速器，以及 DSP 模塊。

特點
  • 彈性的 I/O
    • 連接、橋接、彙集訊號標準 (I²C、SPI、I³C、UART、SPMI、SoundWire®、SLIMbus®、I²S 及其他自行研發的介面)
    • 透過在單一介面彙集多重訊號，提升板佈局
    • 可動態調整 I/O 置放，符合專案的佈局需求
    • 採用整合式 NVCM 配置記憶體立即啟動
    • 120 kbit 的區塊 RAM
  • 高效率能源
    • 75 μW (典型) 靜態功耗
    • 有功功率取決於使用情境

Evaluation Boards

圖片製造商零件編號說明現有數量價格查看詳情
ICE40 ULTRAPLUS BREAKOUT BOARDICE40UP5K-B-EVNICE40 ULTRAPLUS BREAKOUT BOARD23 - 即時供貨$97.52查看詳情
ICE40 ULTRAPLUS MOBILE DEV BOARDICE40UP5K-MDP-EVNICE40 ULTRAPLUS MOBILE DEV BOARD0 - 即時供貨See Page for Pricing查看詳情

iCE40 UltraPlus™ FPGA

圖片製造商零件編號說明現有數量價格查看詳情
IC FPGA 39 I/O 48QFNICE40UP5K-SG48ITR50IC FPGA 39 I/O 48QFN0 - 即時供貨See Page for Pricing查看詳情
IC FPGA 21 I/O 30WLCSPICE40UP3K-UWG30ITR50IC FPGA 21 I/O 30WLCSP1 - 即時供貨$4.35查看詳情
IC FPGA 39 I/O 48QFNICE40UP5K-SG48IIC FPGA 39 I/O 48QFN3811 - 即時供貨$10.10查看詳情
IC FPGA 21 I/O 30WLCSPICE40UP5K-UWG30ITR1KIC FPGA 21 I/O 30WLCSP1532 - 即時供貨$9.80查看詳情
IC FPGA 21 I/O 30WLCSPICE40UP3K-UWG30ITR1KIC FPGA 21 I/O 30WLCSP208 - 即時供貨$8.10查看詳情
發佈日期： 2018-04-06

Related Videos

Lattice Security Seminar on Global Security Trends
Lattice Security Seminar on Global Security Trends

發佈日期：2025-05-20

Related Product Highlight

Himax HM01B0 UPduino 擴充板與 sensAI 模組化展示板 Lattice 的 Himax HM01B0 具有卷積神經網路 (CNN)，採用小型 CNN 加速器軟 IP，可進行人員在場與手勢偵測。

Related Articles and Blogs

FPGA 的基礎知識：什麼是 FPGA？為何需要 FPGA？ 最佳的設計解決方案通常由 FPGA、處理器和 FPGA 的組合，或具有內部處理器核心的 FPGA 提供。
Add High-Performance Speech Keyword Spotting to IoT Designs: Part 2 – Using MCUs Developers can implement efficient KWS on MCUs using DS-CNNs from hardware optimized neural network library for resource-constrained designs.
Add High-Performance Speech Keyword Spotting to IoT Designs: Part 1 – Using FPGAs Developers can add voice-activated features to resource-constrained designs using a low-power FPGA running a BNN, a highly efficient machine learning algorithm.