使用先進 MOSFET 製程達到更高的功率密度與可靠性

為了提升功率密度，各種應用的電源供應器設計人員，如 DC/DC 轉換器、馬達控制、負載切換、資料中心及通訊設備等，不斷面臨縮小設計體積的挑戰。然而，更高的功率密度就需要採用最小的散熱裝置，以將工作溫度維持在安全範圍內並確保可靠性。要達成此目標，就需要使用體積更小且損耗更低的主動切換裝置，以便以更高效率運作。

在挑選合適的切換裝置時，設計人員必須仔細考量尺寸、導通電阻、崩潰電壓、切換速度及逆向恢復電荷等特性。

本文將概述相關應用的電源供應器設計要求。接著會介紹 Toshiba 的先進 MOSFET 製程技術，並展示以此技術為基礎的裝置如何用於符合這些要求。

電源供應器設計要求的演變

各種應用中的電子裝置越來越小，包含通訊、汽車、物聯網 (IoT)、工業物聯網 (IIoT) 以及穿戴式裝置。這些系統的設計人員需要尺寸更小、功率密度更高的切換式電源供應器 (SMPS)。要達到更高的功率密度，就需要尺寸更小且效率更高的元件，以降低內部工作溫度並支援高設計可靠性。

SMPS 中最常見的主動元件是 MOSFET 開關，這些開關會用在一次側或高壓側，以及低壓二次電路 (圖 1)。

圖 1：此 SMPS 採用低壓 MOSFET 當作二次側的同步整流器；高壓 MOSFET 則構成一次側的全橋開關級。(圖片來源：Toshiba Semiconductor and Storage)

SMPS 的一次側通常以高電壓運作。舉例而言，若是以電源線供電的電源供應器，其主要的 MOSFET 會對線路電壓進行整流。二次側通常會以較低電壓運作；這是低壓 MOSFET 預期的應用領域。

高效率與低損耗

電源供應器的高效率是將功率損耗降至最低來達成。與主動半導體裝置相關的損耗包括導通、切換以及本體二極體的損耗。這些損耗會在裝置工作週期內的不同時間發生 (圖 2)。

圖 2：MOSFET 開關的工作週期 (左) 包含開啟、關閉及過渡區間 (右)，各時期皆有其相關的功率損耗來源。(圖片來源：Toshiba Semiconductor and Storage)

SMPS 中的 MOSFET 會以兩種狀態運作，開啟 (ON) 或關閉 (OFF)。裝置狀態會依據閘極對源極電壓 (V_GS) 而改變。裝置開啟時，汲極對源極電壓 (V_DS) 會處於低位準。在開啟狀態下，通過裝置的汲極對源極電流 (I_DS)，會由負載阻抗及開啟狀態下的汲極對源極電阻 (R_DS(ON)) 決定。若是電感性負載，電流對電感的磁場充電時，電流會線性增加。在導通時間內，通過通道電阻的電流會產生導通損耗，該損耗與 I_DS 的平方及 R_DS(ON) 成正比。當裝置關閉時，V_DS 處於高位，而 I_DS 就代表裝置的漏電流且會決定斷態時的導通損耗。

在變換狀態的過渡期間，電壓與電流皆非零值，且裝置中耗散的功率會與電壓、電流與切換頻率成正比。這些皆為切換損耗。

恢復損耗是由 MOSFET 本體二極體在從導通狀態切換至非導通狀態時的逆向恢復所引起。在此期間，必須消除 PN 接面中殘留的電荷，以免導致逆向恢復電流尖波及相關的功率損耗。損耗與裝置的逆向恢復電荷 (Q_rr) 成正比，而此電荷會決定逆向恢復時間。

裝置的總功率損耗是這些元件的總和。

溝槽結構如何促成更緊湊的裝置

MOSFET 的實體結構會影響裝置的大小與尺寸。溝槽式 MOSFET 結構 (圖 3) 是最緊湊的結構，可提供最高的通道密度，同時降低 R_DS(ON)。

圖 3：溝槽式 MOSFET 結構具有垂直電流流動，因此佔用面積較小。(圖片來源：Toshiba Semiconductor and Storage)

傳統的平面 MOSFET 採用水平電流流動；溝槽閘極製程則會形成 U 形的垂直閘道。此垂直流動可縮小裝置的佔地面積，可在每片晶圓上製造更多裝置。此結構亦可降低 R_DS(ON)。此外，更高的佈局密度能讓多個裝置並聯連接，進一步降低導通狀態電阻。較小的尺寸也可降低電極間電容量，可達到更快的切換與更高頻率的操作。

切換損耗也是過渡區域持續時間的作用之一。持續時間會受到裝置寄生電容控制，因此要先轉移電荷，才能改變 MOSFET 的狀態。總閘極電荷 (Q_g) 是將閘極電位改變至指定電壓所需的電荷量。要降低切換損耗，就要降低 Q_g 以縮短切換時間。R_DS(ON) 與 Q_g 的乘積是 MOSFET 常用的效能指數，可將與 R_DS(ON) 成正比的導通損耗以及與 Q_g 成反比的切換損耗互相結合，就可指出裝置的效率；若 R_DS(ON) * Q_g 的乘積較低，代表效能越好。

由於切換損耗包含本體二極體逆向恢復損耗的項目，R_DS(ON) 與 Q_rr 的乘積有助於理解導通損耗與切換損耗的個別影響。雖然 R_DS(ON) 和 Q_rr 的乘積並非慣用的效能指數，但可提供另一種觀察 MOSFET 總功率損耗的視角。

Toshiba 的 U-MOS 11-H MOSFET

Toshiba 的 U-MOS11-H 製程以改良式溝槽結構為基礎，可提供更低 R_DS(ON) 的MOSFET 產品，能降低導通損耗並提升整體切換特性，這都歸功於更低的 Q_g 和 Q_rr，因此非常適合用於低壓與高效率應用，如SMPS、馬達驅動及伺服器電源供應器。

Toshiba 的 TPH2R70AR5-LQ MOSFET 額定電壓為 100 V，可展現 U-MOS11-H 製程的改進。與早期製程的同等元件相比，TPH2R70AR5 的 R_DS(ON) 約降低 8%，而 Q_g 降低 37%。可得到降低 42% 的 R_DS(ON) * Q_g 效能指數。

透過使用壽命控制技術，在半導體中引進離子束誘發缺陷來提高切換速度並降低 Q_rr，就可將逆向恢復損耗降至最低。Q_rr 增進 38%，並可得到降低 43% 的 R_DS(ON) * Q_rr 乘積。較低的效能指數代表功率損耗降低、效率提高且功率密度也增加。

TPH2R70AR5-LQ 可承受最高 100 V 的汲極對源極電壓，可在環境溫度下消耗最高 22 A 電流，並可在散熱下 (機殼溫度為 +25°C) 消耗最高 190 A。

在漏極電流為 50 A 且閘極驅動電壓為 10 V 時，R_DS(ON) 最差為 2.7 mΩ；在 8 V 閘極驅動訊號下，R_DS(ON) 最差情況為 3.6 mΩ。在 10 V 閘極驅動下，Q_g 通常為 52 nC，而典型的 Q_rr 則為 55 nC。

TPH2R70AR5-LQ 採用 5.15 mm × 6.1 mm × 1 mm 表面黏著 SOP Advance(N) 封裝 (圖 4)，可提供符合業界標準的優異安裝相容性。

圖 4：左側為 SOP Advance(N) 封裝視圖，右側為 TPH2R70AR5-LQ 的內部電路連接。(圖片來源：Toshiba Semiconductor and Storage)

此封裝尺寸符合 MOSFET 的 100 V 最大 V_DS 額定值。由於間距要求降低，較低電壓的裝置，封裝尺寸較小。

Toshiba 對本產品的支援包括一個快速的 G0 SPICE 等級模型，可協助設計人員迅速驗證電路功能。也提供一個更精確的 G2 SPICE 等級模型，其中含有暫態分析。

結論

Toshiba 的 TPH2R70AR5-LQ 低壓 MOSFET 專為 SMPS 二次側使用而設計。採用新穎的單位結構，可降低功率損耗並改善電晶體的切換特性，因此可針對現代化應用，設計出具有高功率密度與可靠性的電源裝置。