多引腳連接器提供靈活佈局以支援高訊號完整性

我們非常清楚，隨著每一代電子系統架構的演進，數據傳輸率不斷提升，且更快的時脈與每時脈多位元調變技術，在越來越高密度的情況下與電源匯流排並行運作。要在此環境中管理電路互連，必須努力維持訊號完整性、將傳輸損耗降至最低、降低對雜訊、反射及串音的敏感度，更要符合現代數據匯流排的位元錯誤率 (BER) 要求。

對許多人來說，有個要關注的重要層面就是多引腳連接器，因為這是改善訊號完整性的重點。高引腳數設計結合了差動、單端及電源訊號，需要精心佈局並具備相當彈性。此外，連接器的觸點設計要確保相容於高數據傳輸率及長使用壽命。

Samtec 是眾多電子互連解決方案的製造商，已擴充其高密度 AcceleRate HD 陣列連接器 (圖 1) 產品系列，可協助克服許多挑戰。

圖 1：針對高速與高循環應用設計的一對 AcceleRate HD 開放式引腳區陣列連接器 (含公／母端)。(圖片來源：Samtec)

此系列連接器採用超高密度的多排設計，且間距緊湊，僅有 0.635 mm (0.025 in)，寬度僅有 5 mm (0.197 in)。採用開放式引腳區設計，可達到最大的佈局彈性；此外，連接器的 Edge Rate 觸點可在 64 至 112 Gbit/s 的匯流排速度下，達到高訊號完整性與低插入損耗，並具備高循環壽命。

AcceleRate HD 陣列的觸點數量介於 10 至 100 不等，每列以 10 個為增量。最多有四列，因此總觸點數量介於 40 至 400。

有個 400 腳位陣列的配接組合範例為 ADM6-100-08.5-L-4-0-A-TR。公端連接器和 ADF6-100-07.5-L-4-0-A-TR 母端連接器。這些連接器預計以表面黏著方式安裝在印刷電路板 (PCB) 上。在夾層應用中，子板會配接在 PCB 上並採用對應的引線樣式，可支援的配接高度為 5、7、9、10、11、12、14 和 16 mm (0.197、0.276、0.354、0.394、0.433、0.472、0.551、0.630 in)，以便配合所需的間隙。

開放式引腳區的優點

連接器觸點的能力僅有一部分是由設計決定。觸點的實體排列方式，以其相對於其他觸點的位置，都會是影響因素。這類型互動的範例之一就是使用大截面的引腳來傳輸電力；高電流需要較大的直徑，這會縮小觸點之間的間距，並限制可使用的最大電壓。另一種選擇是使用開放式引腳區，其中每個腳位都可使用，且沒有預先定義的功能 (圖 2)。開放式引腳區的設計，可透過相同的互連元件使用差動對、單端訊號和電源，因此能提供最大的接地和佈線靈活性。

圖 2：開放式引腳區連接器的所有腳位皆獨立，可在設計過程中依據需求進行分配。(圖片來源：Samtec)

引腳分配可能有所不同；差分訊號可能會使用相鄰的引腳來進行配對連接，並將中間的引腳留空，以導線體之間提供隔離，如綠色所示。單端電線可分配至不同的引腳，也可選擇是否加上中間隔離引腳，如藍色所示。若電源連接需要更大的導線直徑，可將多個引腳並聯即可，如紅色所示。

Edge Rate 觸點設計

Samtec 的 AcceleRate HD 連接器，包括 ADM6-100-08.5-L-4-0-A-TR 以及 ADF6-100-07.5-L-4-0-A-TR，不僅提供高訊號密度和機械靈活性，更具備增強的訊號完整性，可支援高達 64 Gbit/s PAM4 (PCIe® 6.0/CXL® 3.2) 的數據傳輸率。PAM4 是一種具有挑戰性的訊號，因為其採用四種電壓位準，而非舊有非歸零 (NRZ) 訊號的兩種位準。這會將訊號幅度的變化減少三分之一，因此訊噪比 (SNR) 會變成重要的考量因素。

Samtec 克服此挑戰的方法就是運用先進的 Edge Rate 觸點系統 (圖 3) 來提供高訊號完整性。此系統採用銑削觸點表面，因此能達到順利配接、減少磨損，並提升堅固性，適合高循環應用。

圖 3：Edge Rate 觸點的配接表面經過銑削處理，可減少磨損並確保低阻抗連接。(圖片來源：Samtec，經作者註釋)

AcceleRate HD 連接器採用銅基底，表面鍍鎳再鍍金。Edge Rate 觸點的幾何設計可配合 50 與 100 Ω 互連。將觸點的薄切邊緣相互對齊，就可將寬邊耦合和串音降到最低。

結論

為了應對小型化設計中電力及高速訊號的挑戰，Samtec 的 AcceleRate HD 連接器提供強大的支援。其經過設計與製造，能在不犧牲訊號完整性的前提下，以緊湊的尺寸處理數百個 I/O。