使用超低附加抖動差動時脈緩衝器,提供精準的計時架構

作者:Stephen Evanczuk

資料提供者:DigiKey 北美編輯群

現代的無線、高速數位、工業、嵌入式系統依賴精準的系統時脈,但由於計時架構越來越複雜,容易累積抖動而無法分配乾淨的訊號,這不僅增加射頻 (RF) 相位雜訊、縮小介面時序餘裕,還會降低測量和控制的準確度。

時脈樹持續發展以支援更複雜的應用,產生更高的扇出需求和各種輸入/輸出格式要求。設計人員需要更通用的分配元件,同時也要保有必要的計時精密度。

本文討論設計人員針對精密計時分配架構所面臨的挑戰。接著,介紹 Skyworks Solutions 的差動時脈緩衝器,並展示如何用來因應這些挑戰。

精心的設計如何因應時脈樹的挑戰

各個應用領域的系統設計都更加複雜,設計人員也面臨更多挑戰,需解決如何在大型電路網路中準確提供精準的參考時脈訊號,但不影響效能或增加成本。舉例而言,在企業級網路和資料中心應用中,強大的時脈分配樹必須支援切換結構、多域同步,以及子系統之間的時脈轉換。電腦系統若使用高傳輸量互連 (如 PCI Express),遵守緊密的時序餘裕,即可達到可靠的效能。在工業和嵌入式系統中,精準的時脈訊號是達到精準數據採集和控制迴路的關鍵。

在這些應用中,時脈緩衝器是在時脈樹中分配參考時脈時的核心元件。如此,可預期在多重訊號格式和電壓域中運作,同時降至最低附加抖動。附加抖動係指在時脈樹的每個階段中,時脈緩衝器所提供的增量抖動。附加抖動受多種因素影響,例如迴轉率、輸出格式、電源供應器電壓,以及時脈緩衝器的效能特性。

迴轉率:即便理想的時脈緩衝器在恆定電壓閾值下切換,但實際元件的切換閾值可能在一個範圍內變動 (圖 1)。輸入迴轉率越慢,訊號在緩衝器切換前達到實際閾值的時間就越長,在輸出中產生附加抖動。

輸入迴轉率對附加抖動的影響圖圖 1:輸入迴轉率影響訊號在緩衝器切換閾值區域內停留的時間,影響附加抖動。(圖片來源:Skyworks)

輸出格式:不同的邏輯系列以不同的電壓擺盪、邊緣速率、端子特性驅動訊號,因此會展現出不同程度的附加抖動。與採用低壓差動訊號 (LVDS) 格式且擺盪較小或邊緣較慢的邏輯系列相比,低壓正向射極耦合邏輯 (LVPECL) 等邏輯系列由於擺盪較大且邊緣較快,能夠更快越過接收器的閾值區域。可將在轉換期間對雜訊或供電條件輕微變化時造成的影響降低。端子樣式和驅動器拓撲也會影響在負載下訊號轉換均勻程度,這會導致不同邏輯系列之間抖動差異。

電源電壓:電源電壓會影響附加抖動,因為電源軌的變化會改變緩衝電路的內部切換閾值,並在元件重新產生輸入時脈時瞬時改變有效邊緣計時。在電源雜訊對這些閾值進行調變時,即使幅度很小,時脈邊緣也可能比預期更早或更晚越過閾值,產生額外的計時不確定性。當然,對於輸入邊緣較慢或產生較小電壓擺盪的邏輯系列,這種效應會更加明顯,因為此時訊號僅略微超過切換閾值。

時脈緩衝器效能特性:時脈緩衝器的特性最終決定能多有效管理影響時脈樹中附加抖動的因素。

差動時脈緩衝器如何提高計時準確度

隨著系統的需求更加嚴格,Skyworks 的 SKY535xx 時脈緩衝器提供超低附加抖動,並支援精密計時架構所需的不同邏輯系列。其效能和靈活性滿足各種使用案例的需求,包括 PCIe Express Gen1 至 Gen7 系統、高速網路、時間關鍵的工業和嵌入式系統、時脈域格式轉換,以及對時間敏感的無線和儀器應用中的同步。

這些元件靈活的輸入級為一個 3:1 多工器,支援兩個通用任意格式輸入 (CLK0、CLK1) 和一個晶體輸入 (XA)。其輸出級包括兩個時脈輸出組 (Bank A 和 Bank B),在 SKY53510 中支援 10 個總差動輸出,在 SKY53580 中支援 8 個,在 SKY53540 中支援 4 個。

此外,SKY535xx 元件為核心邏輯 (VDD)、參考輸出 (REFOUT) 時脈驅動器 (VDDOC) 和每個輸出組 (VDDOA、VDDOB) 提供獨立的電源引腳 (圖 2)。此外,還整合低壓降 (LDO) 穩壓器,有助於保持高電源拒斥,並藉由減少支援低抖動作業所需的外部元件數簡化設計。

Skyworks 的 SKY535xx 元件支援複雜時脈樹配置的示意圖圖 2:SKY535xx 元件支援複雜的時脈樹配置,包括一個 3:1 輸入多工器和兩個獨立的輸出組,夠跨多種格式和電壓,達到低抖動時脈分配。(圖片來源:Skyworks)

為了支援跨多個邏輯系列和電源軌的彈性,SKY535xx 系列的兩個通用輸入端 CLK0 和 CLK1 接受各種廣泛使用的時脈格式和電壓範圍。這些格式包括 LVPECL、LVDS、S-LVDS、高速電流轉向邏輯 (HCSL)、電流模式邏輯 (CML)、載線串聯終端邏輯 (SSTL)、高速收發器邏輯 (HSTL),以及 1.8 V、2.5 V、3.3 V 的交流電耦合低壓 CMOS (LVCMOS)。

SKY535xx 元件可於專用的 1.8 V、2.5 V、3.3 V 電源運作獨立,其兩個輸出組可透過 SFOUTA 和 SFOUTB 輸出訊號格式控制引腳,分別對輸出 Bank A 和 Bank B 進行編程,以產生 LVPECL、LVDS、S-LVDS、HCSL 或三態 (Hi-Z) 輸出 (圖 3)。

專用輸出訊號格式控制引腳表 (按此放大)圖 3:專用輸出訊號格式控制引腳 (SFOUTx) 可讓 SKY535xx 元件的兩個輸出組,獨立選擇輸出訊號格式。(圖片來源:Skyworks)

SKY535xx 元件專為提供高效能時脈分配所打造,支援各種輸出格式的高頻作業,包括 LVPECL 的 DC 至 3.1 GHz、LVDS 的 DC 至 3 GHz 以及 HCSL 的 DC 至 800 MHz。並且在所有格式下都表現出超低附加抖動。例如,這些元件在 LVPECL 格式下的 156.25 MHz 時脈,在 12 kHz 至 20 MHz 的積分頻寬下測量,其附加抖動僅為 35 fs RMS (典型值) 和 47 fs RMS (最大值)。在其他輸出格式中也表現出類似的效能,在較低頻率下抖動僅略微增加。

Skyworks 的 SKY535xx 元件展示其超低附加抖動圖片 (按此放大)圖 4:SKY535xx 元件在各輸出邏輯格式中均表現出超低附加抖動,即使在較低頻率下抖動也僅有輕微增加。(圖片來源:Skyworks)

Skyworks 的 SKY535xx 元件兼具效能和靈活性,因此特別適用於支援複雜的計時架構;這些架構要求多重時脈域、訊號標準、電壓位準共存,而不會影響抖動效能。其可擴展的扇出支援時脈樹延伸,而無需額外的元件,如此可避免引入更多附加抖動或計時不確定性,造成設計成本和複雜性增加。此外,藉由支援多種輸出格式和等級,單一 SKY535xx 元件可以為異質端點提供服務,進而簡化設計並減少所需的緩衝元件數。

為了確保延伸分配網路中有乾淨的時脈訊號,SKY535xx 系列的 REFOUT 驅動器納入同步輸出啟用參考 (OE_REF) 取樣,確保 REFOUT 僅在定義的時脈邊界處開始切換。此特性藉由避免畸變脈衝,有助於穩定下游的計時表現;否則,這些脈衝可能導致錯誤邊緣偵測或偽轉態,進而造成下游邏輯出現模糊或不完整的電位轉換。

實作超低抖動時脈分配解決方案

若要達到額定的附加抖動效能,Skyworks 建議這些元件以差動迴轉率為 3.0 V/ns,單端格式為 1.0 V/ns 進行作業。如上所述,任何時脈緩衝器迴轉率降低,都會增加附加抖動。然而,若採用這些元件,設計人員可以使用整合式 XA 晶體輸入,在較低頻率或較低振幅下運作的時脈分配設計中減少附加抖動,進而降低迴轉率。比較以單端正弦波驅動 CLK0 或 XA 輸入所產生的附加抖動,結果顯示 XA 晶體輸入會有較低抖動 (圖 5)。

使用單端正弦波驅動 XA 輸入可達到更低的附加抖動 (按此放大)圖 5:在較低頻率和輸入振幅下,使用單端正弦波驅動 XA 輸入比使用相同訊號驅動 CLK0 或 CLK1 輸入可達到更低的附加抖動。(圖片來源:Skyworks)

如上所述,迴轉率只是影響時脈樹抖動的眾多因素之一。因此,複雜時脈分配解決方案的成功與否,取決於對提議配置和效能測量的謹慎評估。

為此,Skyworks 推出 SKY53510-EVB 評估板,既可做為評估平台,也可用作公版設計,用於展現元件效能特性並驗證實作實務。此板件容易使用,無需軟體設置,而是提供多條跳接線和開關,以配置板載 10 輸出 SKY53510 (圖 6)。

Skyworks 的 SKY53510-EVB 評估板圖 (按此放大)圖 6:SKY53510-EVB 評估板透過一組跳接線和開關,可完整存取 SKY53510 時脈緩衝器的引腳,簡化對不同時脈緩衝器作業配置的評估。(圖片來源:Skyworks)

設計人員可選用壁式電源配接器、USB 纜線、外部 5 VDC 電源為板件供電。獨立的跳接線可分別配置 VDD、VDDOA、VDDOB、VDDOC,工作電壓為 1.8 V、2.5 V、3.3 V,並允許使用四個專用板載 LDO,或使用外部電源繞過 LDO。此元件的 CLK0 和 CLK1 可透過 SMA 連接器連接,支援差動或單端時脈。

或者,設計人員可以使用板載 54 MHz 晶體或外部時脈來驅動 SKY53510 的 XA 輸入。輸出 Bank A 和 Bank B 均可透過一個 DIP 開關獨立配置為 LVPECL、LVDS、S-LVDS、HCSL、Hi-Z,且每個輸出組都包含可選擇的電源電壓,以支援位準轉換和混合格式時脈分配。

此板件的可配置輸入部分能讓設計人員比較 CLK0 和 CLK1 上的差動輸入與 XA 上的晶體驅動效果,評估適當的 AC 和 DC 端子對不同邏輯系列的影響,並評估輸入迴轉率如何影響附加抖動。此板還包括 LVPECL、LVDS、S-LVDS、HCSL 輸出的參考端子網路,提供實際範例,在生產佈局中有助於保持邊緣品質並且將抖動降至最低。

此板件具有 CAL_IN 和 CAL_OUT 校準走線,其長度和走線幾何形狀與輸入和輸出路徑完全匹配,能夠精準測量多域時脈分配效能的基礎,即傳播延遲和輸出到輸出偏斜參數。

結論

高效能應用所需的計時架構對設計人員帶來更大的挑戰,需思考如何在多域和訊號格式中分配乾淨的參考時脈。Skyworks 的 SKY535xx 差動時脈緩衝器具有超低附加抖動和彈性輸入和輸出選項,能夠應對這些挑戰。

DigiKey logo

聲明:各作者及/或論壇參與者於本網站所發表之意見、理念和觀點,概不反映 DigiKey 的意見、理念和觀點,亦非 DigiKey 的正式原則。

關於作者

Image of Stephen Evanczuk

Stephen Evanczuk

Stephen Evanczuk 撰寫電子產業的相關資訊已有超過二十年的經驗,涉及的主題多元,涵蓋硬體、軟體、系統以及包含 IoT 在內的應用。他以神經元網路為研究主題,取得神經科學博士學位,並且在航太產業,針對廣泛運用的安全系統和演算法加速方法進行研究。目前,在撰寫科技和工程文章之餘,他投入辨識和推薦系統的深度學習應用。

關於出版者

DigiKey 北美編輯群