電源轉換器失效時間為何？該如何控制？

在汽車、小型電動車 (EV)、無線工具和充電站對電力的需求不斷增加下，促使市場逐漸轉向 48 V 電力系統。這些系統提供更高效率和更低損耗的優勢，而且尺寸更小、更輕量。這些電力系統會將 48 V 匯流排提供的電力轉換成可用電壓，過程中需使用電源轉換器。

電源轉換器使用切換式電源技術，將 48 VDC 轉換成選定的電壓。典型的 48 V 轉換器，在此以 Texas Instruments 的 UCC28251PWR 為例，就是以半橋配置的電源開關裝置為基礎，如圖 1 中 Q1 與 Q2 所示的場效電晶體 (FET) 等。這些裝置會以脈寬調變 (PWM) 控制器來控制，以產生並調節所需的輸出電壓。

圖 1：典型的 DC-DC 轉換器採用 PWM 控制器來驅動半橋配置功率 FET。此控制器會調整 FET 輸入端的脈寬，以在輸出端產生並調節所需的電壓 (VOUT)。(圖片來源：Texas Instruments)

在此電路中，FET、Q1 與 Q2 會形成半橋拓撲。會交替啟動以驅動變壓器。FET Q3 與 Q4 屬於同步整流器，會將變壓器二次的切換波形轉換回 DC。同步整流器會消除與半導體整流器相關的連續壓降，進而提升效率。這些整流器 FET 必須隨著一次電源切換裝置同步驅動。

替代的逆變器拓撲包括使用四個 FET 的全橋 (H 橋)，或六個 FET 串聯的全橋，其可用於三相轉換器。這些技術都採用一或多對的電源裝置。這些裝置會串聯連接，如圖 1 中的 FET。

這些拓撲都有兩個重大問題。首先，高側 (Q1) 與低側 (Q2) 的切換裝置不得同時開啟。若發生此情況，48 V 匯流排與接地間就會產生短路。此情況稱為擊穿，通常會導致電源開關受損。擊穿可加以避免，方法是獨立控制各個電源裝置的切換時間。目標在於讓作用中的裝置在未作用裝置啟動前先行關閉。

這兩個事件 (啟動與關閉) 之間的延遲時間稱為主要失效時間。會對比高側與低側 FET 在控制器最大脈寬下的閘極對源極電壓 (V_GS) 的過渡時間，藉此進行測量 (圖 2)。兩組過渡時間之間的延遲時間就是失效時間。

圖 2：會對比高側與低側 FET 在控制器最大脈寬下的 VGS 過渡時間，藉此測量主要失效時間。兩組過渡時間之間的延遲時間就是失效時間。在此例中，即為 1.498ns 與 1.166 ns。(圖片來源： Art Pini)

在圖 2 中，低側 FET (V_GS LO) 關閉與高側 FET (V_GS Hi) 開啟之間的延遲時間為 1.498 ns。另一個條件是在高側 FET 關閉時，低側 FET 開啟，中間的延遲為 1.166 ns。若測得的這些延遲皆為正值，失效時間就算可接受。請注意，此測量是在 PWM 控制器輸出的最大脈寬下進行。

在失效時間期間，兩個裝置都不會導通；會構成「失效時間」損耗。如同所有損耗，保持在最小值越來越重要。

第二個關鍵問題在於，要將同步整流器的操作與主要切換作業進行協調。

圖 1 所示的 UCC28251PWR 控制器可控制半橋或全橋電路，並且提供閘極驅動訊號與同步整流器輸出搭配可編程延遲。UCC28251PWR 會控制一次側失效時間，並且含有逐週期過電流防護。一次輸出與二次同步整流器驅動訊號之間的延遲，稱為二次失效時間，可透過兩個外部電阻獨立編程。

PWM 控制器會搭配一次側半橋閘極驅動 IC 使用，即 Texas Instruments 的 UCC27210DDAR。此 IC 會以此半橋配置驅動兩個 N 通道 FET 的閘極源極輸入。礙於固有的傳播延遲，因此會影響主要失效時間，即 18 ns (典型值)。可將閘極驅動輸出之間的延遲匹配，藉此將傳播延遲的問題降至最小。UCC27210DDAR 閘極驅動器 IC 就將此輸出匹配至 2 ns 內。可使用具有類似時序特性的同系列閘極驅動器來驅動同步整流器 FET。

結論

邁向 48 V 系統的固有優勢在於效率、尺寸與重量，但設計人員必須瞭解失效時間的起因以及將其縮至最短的方法。如本文所述，有一些特殊用途的 IC 具有必要功能，可保護 48 V 電源轉換器的操作。可控制一次與二次失效時間，因此不會有半橋與全橋電路拓撲的主要潛在問題。