使用謹慎挑選的元件、拓撲與佈局達成 7.5 位數的訊號鏈精度

雖然許多解析度讀數的需求可用四位數甚至五位數就可滿足，但像是實驗室等級的數位三用電表 (DMM)、現場儀表校正、計重秤／實驗室天平以及地震儀等應用，則需要更高的精度並採用有意義的 7.5 (7½) 位數顯示。此效能有所必要，是因為若有無法避免的大量 DC 訊號與偏移情況，才可精確測量微小且低頻率的訊號變化。

要達成此準確度等級，需多方面的努力，且需謹慎注意與元件挑選及實際實作相關的因素。設計人員必須瞭解多種潛在的誤差來源、短期與長期行為的影響，以及電路的穩定性。

本文將簡單回顧在針對精確至 7.5 位數的類比訊號，開發有意義且準確的讀數時，會面臨的相關設計問題。接著會介紹 Analog Devices 推出的合適元件，以便設計人員用來達到所需效能。

高精度讀數的元件挑選

高精度系統由主動與被動元件組成。雖然高整合度可以簡化設計與佈局，以確保一定的效能水準，但設計人員通常能利用最佳化且單一功能的 IC，以適當的配置與實體佈局，達到更高的效能。這些元件在製程、製造、熱問題與梯度，以及封裝和相關應力上，都能最佳配合應用需求。

高精度 7.5 位數系統的核心 (圖 1) 包含前置放大器、匹配的增益設定電阻、類比數位轉換器 (ADC) 以及電壓參考。

圖 1：7.5 位數系統訊號鏈的核心元件包括前置放大器、增益設定電阻、ADC 及電壓參考。(圖片來源：Analog Devices，由Bill Schweber修改)

低階類比訊號會送往低雜訊前置放大器，並在此由匹配的精密電阻設定增益。也可能會有電磁干擾 (EMI) 濾波器。放大後的訊號接著會通過高解析度 ADC，會使用精密電壓參考以確保數位化數值的準確性。轉換後的輸出會透過多種輸入／輸出 (I/O) 格式之一傳送到系統處理程序。

前置放大器：此處有兩個關鍵參數：雜訊和漂移，會影響一致性和準確度。有個合適的前置放大器選擇是 ADA4523-1BCPZ-RL7 (圖 2 左)；這是一款 8 引線、36 V、低雜訊、零漂移的運算放大器。此運算放大器在可在 4.5 V 至 36 V 的款廣電源範圍內提供精密的 DC 效能。偏移電壓與 1/f 雜訊皆受到抑制，因此可達到 ±4 μV 的最大偏移電壓，且在 0.1 Hz 至 10 Hz 頻率範圍內的典型雜訊電壓為峰對峰 88 nV (p-p)。此裝置採用 8 引線表面黏著封裝。圖 2 右側顯示其從近 DC 至 10 MHz 的輸入參考電壓雜訊密度。

圖 2：ADA4523-1BCPZ-RL7 (左) 採用8 引線表面黏著封裝；右側顯示其從接近 DC 至 10 MHz 的輸入參考電壓雜訊密度。(圖片來源：Analog Devices)

截波穩定型 ADA4523-1BCPZ-RL7 的自我校準電路可隨溫度變化達到低偏移電壓漂移 (最高 0.01 μV/°C) 以及隨時間推移達到零漂移。此外，ADA4523-1BCPZ-RL7 採用晶片上濾波技術達到 EMI 高抗性。

增益設定電阻：通常需要可編程增益，以便讓電路配合不同的輸入訊號振幅與格式。為了達到精確的效能，增益設定電阻對需彼此匹配且隨溫度變化對彼此密切追蹤，而非擁有正確的絕對值。獨立裝置中整合這些電阻對，通常就可提供比整合在放大器裸晶中的電阻更優異的效能。

舉例而言，LT5401AHMSE#PBF (圖 3 左) 就是一款超精密匹配的電阻網路，為了搭配全差動放大器使用而進行最佳化，可在整個溫度範圍內達到優異的匹配規格。其中含有兩組匹配電阻，每組提供三個接取點。使用一對 ADA4523-1BCPZ-RL7 運算放大器及這些配對的增益設定電阻，就可達到所需的放大器配置 (圖 3 右)。得到的匹配率非常適合用於精確設定差動放大器的增益或衰減。

圖 3：LT5401AHMSE#PBF (左) 含有三對匹配電阻；這對由兩個 ADA4523-1BCPZ-RL7 放大器 (右) 組成之高精度可編程增益級來說是關鍵。(圖片來源：Analog Devices，由 Bill Schweber 修改)

LT5401AHMSE#PBF 的關鍵精密度與穩定度特性包括：

• 0.003% 電阻比率匹配 (最大值)
• 96.5 dB 共模抑制比 (CMRR) (最小值)
• ±25 ppm 增益誤差 (最大值)
• ±0.5 ppm/°C 匹配溫度漂移 (最大值)
• 8 ppm/°C 絕對電阻值溫度漂移
• 長期穩定性：6,500 小時內 <8 ppm

ADC：訊號經過放大與調整後，即可進行數位化。雖然有許多採用不同架構和特性的 ADC，但三角積分y作法就非常適合精密應用，因為能在轉換時間與解析度之間取得平衡。

有個合適的 ADC 範例是 AD7177-2BRUZ-RL7 (圖 4)；這是一款 32 位元、10 ksps 低雜訊多工轉換器，具有 100 µs 趨穩時間及軌對軌輸入緩衝器，可簡化與前置放大器輸出端的介接。其多重輸入通道可透過交叉點多工器配置成兩個全差動通道或四個單端通道。

圖 4：多通道 AD7177-2BRUZ-RL7 三角積分 ADC 具有高轉換解析度及輸入通道配置靈活性。(圖片來源：Analog Devices)

請注意，雖然這是一款高度整合的裝置，但這種整合並不會影響精密類比效能，因為大部分整合集中在數位及輸入／輸出部分。多輸入通道非常有用，因為許多高精度應用需要對並排的通道進行比較，或在實際的數據採集情況下使用一個通道用於基準讀數。

此轉換器亦可對 50 Hz 及 60 Hz 的干擾提供 85 dB 的濾波抑制效果，以維持訊號完整性，且趨穩時間為 50 ms。還含有一個晶片上 2.5 V 參考電壓 (±2 ppm/°C 漂移)，並可用其內部的時鐘進行轉換計時，或搭配外接時鐘使用。雖然晶片上電壓參考對於許多應用來說已經足夠，但在需要更高精度的應用中則不適用。因此，AD7177-2BRUZ-RL7 允許使用者在需要時採用外部參考。

電壓參考：電壓參考的效能對訊號鏈來說具有決定性影響。在大多數情況下，ADC 具有內部電壓參考是有利的，因為能減少元件數量、節省板上空間，並確保轉換器效能達到指定水準。

然而，晶片上參考並無法與專用的獨立裝置效能相提並論，該裝置專為提供高精度、穩定且低雜訊的電壓而設計、製造、調整和測試，並專注於執行此單一任務。除少數例外外，系統的精度、準確度與穩定性並無法超越其參考標準。然而，二階及三階誤差效應，例如因自體發熱與熱梯度引起的裸晶與封裝應力，都會影響參考效能。

因此，Analog Devices 提供 ADR1399 精密電壓參考，在設計、製程與封裝上均針對此單一功能進行最佳化。為了進一步提升效能，其最高精度電壓參考含有板上加熱器，可維持恆溫，以免溫度變化對穩定性帶來大幅影響。

ADR1399 是精密埋入式齊納分流電壓參考 IC，具有固定的 7.05 V 輸出，且在多種電壓、溫度及靜態電流條件下皆可展現優異的溫度穩定性。單晶片基板上納入一個溫度穩定式迴路並搭配主動式齊納二極體，因此可在溫度變化下消除幾乎所有電壓變化。

表面下的齊納電路可在靜態電流 3 mA 下完整發揮指定效能，並可在 0.1 至 10 Hz 範圍內提供 1.44 μV 峰對峰的超低雜訊，並在 10 Hz 至 1 kHz 範圍內提供 1.84 µV_RMS。還具有極低的溫度係數 0.2 ppm/℃，以及優異的長期穩定性，達 7 ppm/√kHrs。

此裝置有兩種版本可供選擇。ADR1399KHZ (圖 5 頂端左側) 採用簡單的 4 引腳氣密式 TO-46 封裝，再裝入塑膠熱絕緣體內。絕緣體有助於將環境波動控制在最低限度，進而降低所需的加熱器功率。

相較之下，ADR1399KEZ (圖 5 底部左側) 則是非絕緣的 8 引腳表面黏著式無引線晶片載體 (LCC)。另外四個引腳中有兩個未在內部連接，另外兩個則會將主動式參考分成凱式連接的力量與感測動作，以達到更高的精度。封裝類型對參考電壓與溫度關係的影響，顯示出採用 TO-46 罐狀封裝的 ADR1399KHZ (圖 5 頂端右側) 與採用 LCC 封裝的 ADR1399KEZ (圖 5 底部右側) 之間的差異幾乎可忽視。

圖 5：封裝類型 (左) 對參考電壓與溫度關係的影響，顯示出採用 TO-46 罐狀封裝的 ADR1399KHZ (頂端右側) 與採用 LCC 封裝的 ADR1399KEZ (底部右側) 之間的差異幾乎可忽視。(圖片來源：Analog Devices)

電路拓撲

為了達到精確度，設計人員必須使用本質上能減少甚至抵銷誤差來源的拓撲結構與架構。某些訊號可能需要差動配置來平衡並抵消感應雜訊。如前所述，匹配和追蹤電阻可提升放大器的差動效能，尤其是在溫度變化下。此外，也經常採用四臂惠司同電橋來打造比例式測量配置，在此，橋臂中不想要的漂移會相互抵消，僅留下想關的訊號。

實體實作

精密設計的實體構造對效能表現有顯著的影響。有許多因素需要考量，包括 EMI 屏蔽和熱電偶效應。不同金屬的任意接合會形成熱電接點，進而產生一道與溫度相關的小電壓 (塞貝克效應)。這些小電壓可能是低漂移電路中主要的誤差來源。連接器、開關、繼電器觸點、插座、電阻及焊錫，皆可能產生明顯的熱電動勢 (EMF)。

即使是不同製造商的銅線接點也會產生高達 200 nV/°C 的熱 EMF，且是 ADA4523-1BCPZ-RL7 最大漂移規格的 10 倍以上。圖 6 指出 EMF 電壓的潛在大小及其溫度敏感性。

圖 6：不同製造商之銅線接點產生的熱 EMF (左)，以及焊錫與銅接點產生的熱 EMF (右)。(圖片來源：Analog Devices)

當然，多個電路接地也是主要的考量之一。實質且低阻抗的獨立類比與數位接地是必要的。電流流向必須對應且經過引導，以遠離敏感區域，兩個接地系統之間僅保留一個連接點。在電源軌與接地之間，靠近負載處謹慎放置旁路電容的常見考量，亦適用於此情況。

校正

對最終單元進行校正似乎是解決精度和穩定性問題的最直接方法，但通常並非如此。要校正至此解析度精度需要極為昂貴的標準器及精心佈置的設備，且過程耗時繁複。此單元亦需依照指定的週期，定期重新校正。

校正結果會以多種方式進行使用，以便修正或補償讀數誤差。校正可發揮最大效用的情況在於驗證設計的效能，而非當作達成預期目標的策略。

結論

在類比與混合訊號的設計中，要達到 7.5 位數的有效精度和準確性是一項重大的挑戰。設計方案必須結合適當的元件、電路拓撲、實體佈局以及適當的校正。Analog Devices 提供頂級元件、專業知識和應用支援，更具有對設計細節的細心關注，因此能克服此挑戰。